受地震影响台积电、联电部分厂区疏散，在线晶圆有部分损毁
今天早上（4月3日）7时58分在台湾花莲县海域（北纬23.81度，东经121.74度）发生7.3级地震，震源深度12千米。随后相关海域多次发生5级以上地震。
台积电
AmpereOne-3将于明年推出 台积电3nm工艺 256核支持 PCIe 6.0 和 DDR5
Ampere Computing 将利用台积电的 3 纳米工艺节点制造明年推出的 AmpereOne-3 CPU，它可以提供多达 256 个核心。该公司的云计算处理器产品系列在市场上颇受欢迎，众所周知，这些处理器在板载内核数量方面是最"多"的。目前已有的产品包括AmpereOne 处理器，该处理器有 192 个物理核心，TDP 为 350 瓦，有 8 个 DDR5 内存通道，竞争对手包括英特尔的
全球 半导体产业格局生变
人工智能技术新一轮爆发式发展正在改变全球半导体产业格局。人工智能对高性能、高算力芯片的巨大需求，推动半导体产业不断创新，并由此迎来巨量的增长空间。如何抓住半导体产业链重构的机会，成为业界各方关注的焦点，而通过全球化的开放合作加速产业创新已然成为业界的共识。日本重燃半导体雄心引进台积电等海外先进企业，培育本土企业Rapidus瞄准尖端制程，当前日本正以前所未有的巨额补贴和推进速度发力半导体产业。业内
台积电准备推出基于12和5nm工艺节点的下一代HBM4基础芯片
在 HBM4 内存带来的几大变化中，最直接的变化之一就是内存接口的宽度。随着第四代内存标准从已经很宽的 1024 位接口升级到超宽的 2048 位接口，HBM4 内存堆栈将不会像以前一样正常工作；芯片制造商需要采用比现在更先进的封装方法，以适应更宽的内存。作为 2024 年欧洲技术研讨会演讲的一部分，台积电提供了一些有关其将为 HBM4 制造的基础模具的新细节，这些模具将使用逻辑工艺制造。由于台积
台积电要研发1nm工艺：一台光刻机就要30亿
随着半导体工艺深入到5nm以下，制造难度与成本与日俱增，摩尔定律的物理极限大约在1nm左右，再往下就要面临严重的量子隧穿难题，导致晶体管失效。
